⑲ 日本国特許庁(JP)

10 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭61-292747

⑤Int,Cl.⁴

識別記号

庁内整理番号

43公開 昭和61年(1986)12月23日

G 06 F 9/38 5/06 A - 7361 - 5B 7230 - 5B

審査請求 未請求 発明の数 1 (全5頁)

国発明の名称

バツフアレジスタ

②特 願 昭60--134766

20出 類 昭60(1985)6月20日

の発明者 福 嶋の発明者 宮田

清 真 司

東京都港区芝5丁目33番1号 日本電気株式会社内東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

砂代 理 人 弁理士 内 原 晋

明 組 14

1. 発例の名称

パッファレジスタ

2 特許請求の範囲

第1の信号によりシフト動作を実行するシフト レジスタと、前記第1の信号およびこれと異なる 第2の信号により制御されるポインメと、該ポインタにより前記シフトレジスタの任意のピットに データを選択入力する手段とを有する事を特徴と するペッファレジスタ。

3. 発明の詳細を説明

(技術分野)

本発明はマイクロコンピュータ等に使用される パッファレジスタに関し、特に先取り命令方式で 用いられるキューパッファレジスタに関する。

(従来技術)

近年、マイクロコンピュータ等では命令のフェ

ッチサイクルの遅れによるシステムスピードの低下を防ぐために、命令のキューパッファレジスタ (以下、QBRという)を備え、パスの空サイクル時に命令を先取り(ブリフェッチ)する方法が通常とられる。命令のQBRは命令のフェッチと デコードのタイミングを調整するもので機能的には FIFO 構造になっていれば良い。 このFIFO を実現するにはシフトレジスタを使用したものがある。

従来のシフトレジスタ方式のQBRはQBRの うち一つ以上が空の時、QBR内の最も奥の数に 入力データをシフトさせながらつめて書込み、一 方統出し時には必要なデータをシフトアウトして 得るようにしている。この方式ではキューライト 時に入力したデータを必要な位置までシフトさせ るタイミングを作るのが難しく、またその制御と るタイミングを作るのが難しく、またその制御と も非常に複雑である。さらに、キューリードと キューライトが同時にできない欠点もあり現在あ まり使用されない。

RAM方式のQBRの一例を第3図に示す。と

の方式はキューライト(QWR)信号2によって 入力パッファ(INBUF)1の入力データ(QIN)をキューライトポインタ(QWRポインタ)3で 指されたRAM4のピット書き込むと共に、キューライトポインタ3を+1インクリメントする。 またキューリード(QRD)信号5によってキューリードポインタ(QRDポインタ)6で指されたRAM4のピットを出力パッファ(OUTBUF)7から出力して出力テータとし、それと共にキューリードポインタ6を+1インクリメントする。各ポイスタからのアドレスは失々デコーダ8,9でデコードされ、智込アドレス, 靴出アドレスとしてRAM4に入力される。

(解決すべき問題点)

QRDY10及びQFULL11の2つの信号はキューライトポインタ3よりキューリードポインタ6の内容を引いた結果を比較器12で比較して得られる。この方式ではRAMを使用するため第3 図の入出力パッファ1かよび7だけでなく、ブリチャージのタイミングとその制御回路(図示せず)

である。本実施例は4ビット×4ビット段の命令 キューバッファレジスタ(QBR)を示している。 ことでQWR15はQBRへのデータ書込み信号。 QRD16は、中央処理装備(以下、CPUという) がQBRからテータ統出しを終了したことを示す 信号IO~I3はQBRのデータ入力無子、Oo ~03はQBRのデータ出力端子,RESET17 はキューポインタP0~P4のイニシャライズ信 号である。QRDY18はQBRがレティ状態であ る事を示す信号で、この信号がインアクティブの 時はCPUはQRD信号16を出力しない。QF ULL19はQBRが満杯である事を示す信号で、 との信号がアクティブの時にはCPUはQWR信 号15を出力しない。P0~P4は右シフト,左 シフト可能なシフトレジスタで構成されたキュー ポインタである。8HRはQWRの反転信号とQ RDとを入力とする2入力ANDゲートで、その 出力はSHR信号となる。SHLはQRDの反転 信号とQWRとを入力とする2入力ANDゲート で、その出力は8HL信号となる。QRDYBは

キューリードポインタ6,キューライトポインタ 3及ひそれらのデコーダ8,9,QRDYとQFULL の信号を発生する為の演算比較回路12が必要で あった。従って、この方式では複雑な制御回路が 必要となる上に、やはりキューリードとキューラ イトが同時に実行できないという欠点があった。

(発明の目的)

本発明の目的は回路構成と制御が簡単で、かつ リートとライトが同時に実行可能をパッファレジ スタを提供する事にある。

(問題点を解決するための手段)

本発明のバッファレジスタは第1の信号により シフト動作を実行するシフトレジスタと、前記第 1の信号かよびそれと異なる第2の信号により制 御されるポインタと、該ポインタにより前記シフトレジスタの任意のピットにデータを選択入力する手段とを含んで構成される。

(失施例)

以下に、本発明の一実施例について説明する。 第1図は本発明の一実施例を示す回路プロック図

キューポインタP0の出力を入力とするインパー タで、その出力はQRDY信号となる。 P 0 0 は トランスファーゲートで8HL付号によって *0* レベルを入力する。またより1はトランスファー ゲートでSHR信号によってキューポインタP1 の出力を入力とし、そしてP00とP01の出力 を接続してキューポインタP0への入力となるマ ルチブレクサを構成する。同様にP10とP11 はトランスファーゲートで前者はSHL信号によ ってキューボインタP0の出力を入力とし、後者 はSHR信号によってキューポインタP2の出力 を入力とし、両者の出力を接続してキューポイン タP1への入力となるマルチプレクサを構成する。 P 2 0 と P 2 1 は同様のトランスファーゲートで 前者は8HL信号によってキューポインタP1の 出力を入力とし、後者はSHR信号によってキュ ーポインダP3の出力を入力とし、両者の出力を 接続してキューポインタP2への入力となるマル チプレクサを構成する。さらにP30とP31も トランスファーケートで前者はSHL信号によっ

てキューポインタP2の出力を入力とし、後者は SHR信号によってキューポインタP4の出土を 入力とし両者の出貨を接続してキューポインタP 3への入力となるマルチプレクサを構成する。P 40とP41も同様のトランスファーゲートで前 者はSHL信号によってキューポインタP3の出 力を入力とし、後者は8HR信号によって!0! レベルを入力し、両者の出力を参続してキューボ インタP4への入力とたるマルチプレクサを無成 する。S10-820-830-840,811-821 -831-841,812-822-832-842, S13-823-833-843はデータ入力端子 I 0、I1.I2.I3 のテータを入力し、QRD信 号16に同期してシフト動作を実行するシフトレ ジスタである。トランスファーゲート005,0 06,007,008はキューポインタP0の出去 の反転信号によってシフトレジスタ810,81し。 S12.813の出力をそれぞれQBR出力O0, 01,02,03へ出力する。同様にトランスファ ーゲート015,016,017,018はキューポ

インタP1の出力の反転信号によってシフトレジ スタ S 20, S 21, S 22, S 23 の出力をそれぞ れシフトレジスタ510,811,812,813へ 入力する。同様にトランスファーゲート025。 O26,O27.O28はキューポインタP2の出力 の反転信号によってシフトレジスタ830,831, 832,833の出力をそれそれシフトレジスタ8 20,821,822,823へ入力する。 阿様にト ランスファーゲートO35,O36,O37,O38 はキューポインタP3の出力の反転信号によって シフトレジスタ840,841,842,843の出 力をそれぞれシフトレジスタ830,831.832. S33へ入力する。同様にトランスファーゲート 040,041,042,043 tt + = - ポインタP 4 の出力信号によってQBRの入力IO.I1.I 2, I 3をそれぞれシフトレジスタ 8 4 0 . S 4 1 . 842,843へ入力する。

トランスファーゲート 000-001-002-003 はキューポインタ P 0 の出力信号によって、 QBRの入力データ I 0, I 1, I 2, I 3 をそれ

ぞれQBR出力00.01.02.03へ出力する。
またトランスファーゲート010-01I-012013 はキューポインタP1の出力信号によって
QBRの入力データI0.I1,I2,I3をそれ
ぞれシフトレジスタS10.S11.S12.S13
へ入力する。トランスファーゲート020.021.
022.023 はキューポインタP2の出力信号に
よってQBRの入力データI0.I1.I2.I3
をそれぞれシフトレジスタS20.S21.S22.
S23へ入力する。さらに、トランスファーゲート030.031.032.033はキューポインタ
P3の出力信号によってQBRの入力データI0.
I1.I2.I3をそれぞれシフトレジスタS30.
S31.S32.S33へ入力する。

TlはRESETがかかる以前でキューポインタ P4-P0,QBR出力O3~O0,QRDY, QFULL等の出力信号は全て不定(図中「X') である。T2でRESETがアクティブになり、キ =ーポインタP4-P0はP0='1',P1~ P 4 = '0 ' にイニシャライズされる。その結果 QBR出力O3-O0にはI3-I0の入力デー メ即ち 'Fa'が出力されると共にQRDY,QFU LLは 'インアクティブ'になる。T3でRESET か。インアクティブになると、QRDとQWRは 共にインアクティブになるのでSHR・8HLの両 信号は『インアクティブ』になり、T2の状態を 保持する。T4でQWRがアクティブになると、 SHL信号か「アクティブ」になりキューポイン タは左シフトしてP1が「アクティブ」になる。 シフトレジスタ 810-813 には I0-I3の入 カテータ 'FR'が書き込まれる。QBR出力00-03 にねシフトレジスタ810-813のデータ 'FE' が出力される。さらに、キューポインタPOが 'インアクティブ'になるのでQRDYが'アク

特開昭 61-292747 (4)

ティブ ' になる。T5でQRDか ' アクティブ ' になるとキューポインタは右シフトしてPOが **'アクティブ'となる。またシフトレジスタはデ** ータをシフトして、QBR出力00-03にはI 0-I3の入力データ即ち 'Es' が出力され、Q RDYは'インアクティブ'になる。T6でQW Rが「アクティブ"になると、T4と同様にシフ トレジスタの810-813には10-13の入力 データ即ち'EH'が書き込まれる。そして、キュ ーポインタは左シフトしてP1が「アクティブ」 となる。またQBR出力〇0-03にはシフトレ ジスタS10-S13のテータ 'En'が出力され、 QRDYは'アクティブ'にたる。T1でもQW Rが、アクティブ、であり、キューポインタは左 シフトしP2が「アクティブ"になり、シフトレ ジスタ820-823には10-13の入力デー タ即ち、DH * が書き込まれる。またQBR出力 00-03にはシフトレジスタ810-813の テータ'Em'が出力される。T8でQRD・QWR が共に「アクティブ」になるので、シフトレジス

タ820-823にI0-I3の入力テータ即ち "Cn"が書き込まれると共化シフトし、QBRの 出力00-03にはシフトレジスタS10-813 の出力テータ「DB」が出力される。またキューボ インタはSHR信号・SHL信号が共に「インア クティプ「Kなるため前のT7の状態を保持しP 2が " アクティブ " のままになる。 T 9 で Q W R が、アクティブ。になるとキューポインタは左シ フトしてP3が「アクティブ」となり、シフトレ シスタ830-833にはQBRの入力データ即 ち'BE'が書き込まれる。またQBRの出力〇0 -03にはシフトレジスタ810-813のデー タ'DE'が出力される。T10でもQWRが'ア クティブ・で、キューポインタは左シフトしてP 4が'アクティブ'となり、シフトレジスタ 840 - 8 4 3 には Q B R の入力データ即 ち 'A E' が書 き込まれる。またQBR出力O0-03にはシフ トレジスタS10-S13のテータ *DE* が出力 される。キューポインタP4が " アクティブ " 化 なるのでQFULLが「アクティブ」になる。T11

ではQWR・QRDが共に、インアクティブ。であるので、T3と同様に全ての出力がT10と同じ状態を保持する。T12でQRDが、アクティブ、になるとキューポインタは右シフトしてP3が、アクティブ、になる。シフトレジスタはシフトしてQBR出力00-03にロシフトレジスタ810-813のデータ。CB、が出力される。キューポインタP4は、インアクティブ、になる。でQFULLも、インアクティブ、になる。

本実施例ではキューポインタを右シフト・左シフト可能なシフトレジスタで構成したか、パイナリカウンタ等のカウンタで構成してそのデコード出力をキューポインタ信号としても良い。また、QBRの構成を4ピット×1段で説明したが、これも任意のmビット×1段のQBRでも何ら至支えない。

(発明の効果)

以上説明したように本発明によれは、従来のR AM方式のQBRで必要であったキューリードポインタとキューライトポインタが一つのポインタ で兼用でき、QRDY・QFULL 等の状態信号も何ら必要とせず、単にキューポインタ出力を取り出すだけで良い。とのため国路構成が非常に簡単になり、ハードウェアの減少が可能となる。また、従来シフトレジスタ方式とRAM方式の両者の欠点であった複雑なタイミング制御も不要になり、QRD(散出し)とQWR(書込み)が同時に実行できる等、その効果は非常に大である。

4. 図面の簡単な説明

第1図は本発明の一実施例のプロック図、第2 図は第1図のタイミングチャート、第3図は従来 のプロック図である。

QWR……キューバッファレジスタへの書込信号、QRD……キューバッファレジスタからの読出信号、I0-I3……キューバッファレジスタのデータ入力端子、O0-O3……キューバッファレジスタからのデータ出力端子、QRDY……キューバッファレジスタかレディ状態であることを示す信号、QFULL……キューバッファレジス

特開昭 61-292747 (5)


タが満杯である事を示す信号、RESET……キュ ーパッファレジスタのイニシャライズ信号、SHR。 SHL……2入力ANDゲート、QRDYB……イ ンパータ、 P00, P01, P10, P11, P20, P30, P21, P40, P31, P41, O00-O03, 010,013,020-023,030-033,040 -043……トランスファーゲート、005-008, 015-018,025-028,035-038,045 -048……トランスファーゲート、 P 0 - P 4 … …シントレジスタ構成のキューポインタ、 S10 -820-830-840,811-821-831-841, 812-822-832-842-813-823-833 -S43……シフトレジスタ、T1-T12…… タ イミング信号、キューポインタPOのS…… RESET 僧号によって『1』にセットされる端子、キュー ポ インタP1~P4のR……RESET信号によって *0*にリセットされる囃子。

代理人 弁理士 内 原





 \times

괦



第1図





EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

61292747

PUBLICATION DATE

23-12-86

APPLICATION DATE

20-06-85

APPLICATION NUMBER

60134766

APPLICANT: NEC CORP;


INVENTOR: MIYATA SHINJI;

INT.CL.

G06F 9/38 G06F 5/06

TITLE

BUFFER REGISTER



ABSTRACT :

PURPOSE: To attain both reading and writing operations simultaneously in a simple constitution by providing a means to select and supply data to an optional bit of a shift register with a pointer.

CONSTITUTION: Shift registers S10~S43 supply the data on data input terminals I0~I3 and perform the shift operations synchronously with a read signal QRD 16 sent from a queue buffer register. When the write signal QWR is active, the input data on the terminals IO~I3 are written to the registers S10~S43 after the queue pointers P0~P4 are shifted to the left. At the same time, the data on the registers S10~S13 are delivered from output terminals O0~O3. While those queue pointers are shifted to the right when the signal QRD is active. Then all outputs keep their previous states when both signals QWR and QRD are inactive.

COPYRIGHT: (C)1986, JPO& Japio